• Thứ Tư, 17/12/2003 09:49 (GMT+7)

    Củng cố vị thế định luật Moore


    Sau 4 năm quan sát sự phát triển của ngành vi mạch tích hợp, tiến sĩ Gordon E.Moore công bố trong bài “Cramming more components onto integrated circuits” (tạp chí Electronics 19/4/1965) một kết luận nổi tiếng đến nay: “mật độ transistor trên mạch tích hợp sẽ tăng gấp đôi sau mỗi 24 tháng”.


    Công nghệ vi mạch bán dẫn liên tục phá vỡ các giới hạn để đạt tới mức ngưỡng của Thế Giới vi mô
    ẫn như Intel, IBM, AMD, Samsung,... (Intel là nơi ông Moore dành nhiều tâm huyết thành lập và gây dựng). Nhưng dường như kích thước transistor, phần tử cơ bản tạo nên chip, đã đạt tới mức nhỏ nhất. Nếu như vào năm 1974, BXL Intel 8080 được sản xuất theo công nghệ 6 micron-met chứa 6.000 transistor thì năm 2002, BXL Pentium 4 cũng của Intel sản xuất theo công nghệ 0,13 micron-met (130 nano-met) chứa tới 42.000.000 transistor. Nguồn sáng hiện tại dùng trong kỹ thuật in vi mạch (lithography) không thể “vẽ” đường mạch nhỏ hơn, kết nối bằng nhôm (Al) đang ở mức suất trở kháng nhỏ nhất,... Một loạt giới hạn đang xuất hiện rất gần, buộc bộ phận nghiên cứu của các đại gia trong ngành vi mạch bán dẫn phải “chong đèn” ngày đêm nhằm phá vỡ những giới hạn trên lý thuyết này.

    Và để bày tỏ lòng ái mộ định luật Moore, giới khoa học vạch ra nhiều con đường mới theo 5 hướng: thu nhỏ kích thước transistor, nâng cấp qui trình chế tạo vi mạch (tham khảo bài 'Chế tạo vi chip', trang 78 số này), tăng kích thước wafer, cải tiến công cụ in vi mạch để thu nhỏ bề rộng đường vẽ, và đổi mới công nghệ đóng gói.

     

    Thu nhỏ Transistor
    ay, kiến trúc CMOS (Complementary Metal Oxide Semiconductor) được ứng dụng phổ biến trong mạch tích hợp và sử dụng rất nhiều transistor (lên đến hàng chục triệu trong vi mạch bộ xử lý). Vì thế, kích thước mạch công nghệ CMOS lệ thuộc nhiều vào kích thước transistor.

    So với kích thước 10µm thời kỳ 1970, transistor hiện tại nhỏ hơn 200 lần, chỉ còn 50nm (cho phép tích hợp hàng ngàn transistor lên diện tích rộng bằng một tế bào hồng cầu), và giảm mức trễ tín hiệu hơn 30%. Tiếp tục phát triển hướng thu nhỏ transistor, nhiều phương pháp mới đã xuất hiện.

    Kỹ thuật SOI (silicon-on-insulator) ra đời dựa trên sự cải tiến công nghệ CMOS truyền thống. Thay vì “dán” trực tiếp lên đế silicon, transistor được phân cách với đế silicon bằng lớp SiO2 cách điện để hạn chế sự thất thoát điện tích khi dòng điện đi qua. Nhờ vậy, điện dung giữa cực dẫn (drain) với cực nguồn (source) giảm, rút ngắn thời gian nạp; tăng tốc độ đóng ngắt lên 20%-30% và giảm 1/3 điện năng tiêu thụ. IBM đi tiên phong trong lĩnh vực này khi đã bán ra máy chủ đầu tiên dùng bộ xử lý chế tạo theo công nghệ SOI và sớm công  bố kế hoạch ứng dụng SOI vào dòng chip mainframe cao cấp Power4 từ năm 2000.

    Transistor SiGe giúp tăng tốc độ và giảm điện năng tiêu thụ. Trong phòng thí nghiệm, transistor SiGe đã vượt qua mức tốc độ 210 GHz, thích hợp với vi mạch thiết bị truyền thông, và giảm 50% điện năng tiêu thụ. Phủ lớp silicon lên trên lớp đế SiGe của transistor  để đường di chuyển của điện tích thẳng và ngắn hơn; kết quả là tốc độ tín hiệu điện tăng 30%.

    Tăng thêm cổng cho transistor là hướng nghiên cứu mới, mang tính đột phá. Kiến trúc nhân đôi cổng transistor cho phép cường độ dòng điện mạnh gấp hai lần đi qua và thu ngắn chiều dài transistor; gia tăng thêm transistor mà không cần thay đổi bề rộng đường mạch. Nếu công nghệ được hoàn thiện, định luật Moore có thể tiếp tục đứng vững đến năm 2012. Tất nhiên, transistor gấp đôi cổng (double-gate transistor) cần đến lớp chất liệu khác với hiện nay.

    Transistor dạng ống bằng carbon tinh khiết (carbon nanotube transistor) có đường kính khoảng 1nm-3nm, nhỏ nhẹ, giải nhiệt và dẫn điện tốt hơn đồng; đang được các chuyên gia IBM đánh giá là công nghệ hứa hẹn, thay thế silicon khi linh kiện vi mạch chạm đến mức giới hạn kích thước vật lý trong 10-15 năm tới.

     

    Thu hẹp đường vẽ

    Trước đây, tia laser UV (Ultraviolet-cực tím) bước sóng 248nm được dùng để tạo đường mạch có bề rộng 200nm. Bằng cách cải tiến hệ thống thấu kính, đường mạch được thu nhỏ xuống 180nm, rồi 150nm. Chuyển sang dùng tia laser UV bước sóng 193nm từ năm 2001, bề rộng đường mạch chỉ còn 130nm.

    Do không thể tạo ra tia laser UV bước sóng nhỏ hơn và tìm ra chất liệu thấu kính phù hợp, công nghệ in vi mạch (lithography) đành phải chuyển sang tìm nguồn sáng mới. Ba ứng cử viên chính sáng giá là EUV (Extreme UltraViolet), bức xạ electron thay cho photon, và tia X.

    Intel đang dẫn đầu công nghệ in vi mạch khi đều đặn giảm 30% bề rộng đường mạch sau mỗi hai năm và sớm sản xuất số lượng lớn công cụ in vi mạch 248nm và 193nm. Công nghệ in vi mạch dùng tia EUV tạo ra mặt nạ 157nm đang được triển khai tại nhiều trung tâm nghiên cứu của Intel.

    Công nghệ UEV  dùng sóng siêu âm tác động lên khí Xenon để tạo ra tia phóng xạ bước sóng 13nm; có đặc tính dễ bị môi trường và các vật liệu khác hấp thu. Để tập trung được tia phóng xạ bước sóng ngắn này, máy lithography dùng hệ thống gương đa lớp, phức tạp để phản chiếu chứ không thể dùng thấu kính như cách thông thường. Mặt nạ cho công nghệ EUV được chế tạo bằng qui trình EUV LLC hoàn toàn mới để tạo được bề mặt phản xạ: lớp nền được phủ lớp mỏng phân tử silicon và molybdendum. Công việc tạo khuôn trên mặt nạ có thể tận dụng lại công nghệ hiện có, rồi thể hiện lên mặt nạ EUV bằng chất hấp thu đặc biệt. Dự kiến, công nghệ in vi mạch dùng tia EUV sẽ được ứng dụng vào năm 2005.

    Lucent Technologies-Bell Labs dùng nguồn bức xạ electron thay thế nguồn bức xạ photon và cho chiếu trực tiếp lên wafer nên nhanh hơn cách chiếu tia electron qua mặt nạ. Nhưng hiện tại chưa có phương pháp tập trung năng lượng hiệu quả và hội tụ chùm bức xạ electron này.

    IBM dành gần 10 năm để nghiên cứu về công cụ in mạch dùng tia X năng lượng thấp với bước sóng chỉ khoảng 5nm. Khuôn đặt sát mặt wafer nên không cần dùng thấu kính hội tụ nhưng khó khăn lại là làm sao tạo được khuôn tỷ lệ 1:1 với vi mạch thực. Khuôn đang dùng phổ biến hiện nay lớn gấp 4 lần kích thước vi mạch thực nên dễ chế tạo hơn.

    Trung tâm nghiên cứu Zurich của IBM đưa ra giải pháp loại bỏ hệ thống thấu kính trong máy in mạch quang học thông thường. Dùng mặt nạ dẻo làm từ chất liệu polymer hữu cơ, nhóm nghiên cứu tạo khuôn theo bản mẫu chính rồi dán lên trên bề mặt wafer. Chiếu nguồn sáng thích hợp, xuyên qua rãnh trên mặt nạ dẻo để tác động trực tiếp lên bề mặt wafer. Bằng cách này, bề rộng đường mạch trên wafer sẽ nhỏ hơn bước sóng nguồn sáng.

     

    Thu nhỏ Chip nhớ

    Lượng transistor trong chip nhớ tỷ lệ 1:1 với lượng bit thông tin nên kích thước chip nhớ lệ thuộc chủ yếu vào kích thước transistor. Để thoát khỏi sự ràng buộc này, thay thế công nghệ lưu trữ thông tin trong chip nhớ đang là vấn đề thu hút được đầu tư hiện nay.

    Cải tiến công nghệ transistor trên cơ chế điện sắt (ferroelectric) và sự phân cực: cấp điện áp vào transistor để thay đổi trường điện tích của điểm ferroelectric siêu nhỏ. Thông tin được xác lập theo trạng thái của từng điểm ferroelectric có khả năng lưu giữ rất lâu, không cần làm tươi và mạch phụ trợ như tụ điện hiện nay.

    Biện pháp từ hóa cũng đang được nghiên cứu. Giống bộ nhớ theo cơ chế ferroelectric, RAM từ (magnetic RAM-MRAM) bảo toàn trạng thái thời gian dài mà không cần đến nguồn điện nuôi. Một lớp kim loại được kẹp giữa bởi hai lớp từ mỏng. Dưới sự tác động độc lập bởi từ trường do hai lớp từ tạo ra, lớp kim loại xác lập trạng thái dẫn điện hoặc không; tương ứng với thông tin 1 hoặc 0.

    Nhóm nghiên cứu IBM đang phát triển bộ nhớ lượng tử; về lý thuyết, đây sẽ là kích thước nhỏ nhất. Lấy trạng thái có/vắng mặt của điện tử để biểu diễn thông tin 1/0. Khi ấy, mỗi bit thông tin có thể được biểu diễn bởi phần tử nhỏ bằng kích thước giới hạn của transistor hiện nay.

     

    Tăng đường kính Wafer

    Nâng cấp hệ thống sản xuất trên wafer 200mm (8') lên 300mm (12') đang là xu hướng tất yếu mà nhà sản xuất phải lựa chọn. Nhưng để chi ra một khoản đầu tư lớn hàng tỷ USD ngay trong giai đoạn tình hình kinh tế đang “èo uột” này, nhà sản xuất vi mạch có nhiều hướng triển khai khác nhau: Giàu thì xây nhà máy mới, Thận Trọng thì liên minh cùng đầu tư lập nhà máy, còn Hạn Chế kinh phí thì đặt mua wafer từ hãng khác. Xem phần “Wafer lớn hơn-Chip nhỏ hơn” trong bài này.

    So với wafer 200mm, wafer 300mm mở rộng diện tích cấy vi mạch lên 2,25 lần, tăng thêm sản lượng vi mạch thành phẩm; góp phần giảm chi phí sản xuất. Tuy nhiên, quá trình nâng cấp này không hẳn là không có thách thức.

    Một wafer 300mm to và nặng hơn 8kg nên không thể vận chuyển thủ công như từng làm với wafer 200mm (4kg) trước đây. Khâu vận chuyển wafer trong dây chuyền sản xuất giờ đây do hệ thống cơ khí tự động thực hiện nên thời gian qui trình sản xuất kéo dài hơn. Tuy nhiên, điểm chính yếu lại tập trung vào khâu nâng cấp thiết bị và qui trình: hầu như phải thay đổi hoàn toàn.
    Để tiết kiệm chi phí đầu tư đổi mới dây chuyền thiết bị, đảm bảo ổn định năng suất mỗi khi nâng cấp công nghệ, Intel đã áp dụng phương pháp Copy Exactly! từ năm 1992. Điểm chính yếu là modun hóa toàn bộ qui trình sản xuất, sau đó triển khai rộng rãi sang tất cả các nhà máy khác với yêu cầu tương ứng tuyệt đối về cấu hình thiết bị, thông số nguyên vật liệu. Khi nâng cấp công nghệ, biện pháp so sánh thông số đặc tả theo modun chuẩn sẽ được thực hiện trước tiên. Chỉ trong trường hợp có sự khác biệt, qui trình mới được thiết kế lại.

     

    Nối kết bên trong bằng kim loại đồng

    Công nghệ nối kết nội (interconnect) ảnh hưởng đến tính trễ của mạch. Đồng (Cu) được chọn thay thế nhôm vì có suất điện trở thấp hơn.

    Tại lớp đầu tiên, pitch (khoảng cách giữa hai đường mạch gần nhất-bước mạch) là 350nm và tăng lên 1200nm tại lớp trên cùng. Tỷ lệ cao/rộng của mối kim loại được duy trì trong khoảng 1,6 đến 2 để giảm nhỏ nhất độ trễ tín hiệu RC. Lớp nền được phủ bằng chất SiO2 đã flo-hóa để giảm hằng số điện môi.

     

    Thay đổi cách đóng gói

    Tốc độ thiết bị vi điện tử tăng cao, đòi hỏi công nghệ đóng gói (packaging) phải giải quyết vấn đề quản lý nhiệt tỏa ra, cấp nguồn, tăng mật độ nối kết nội, tích hợp chất liệu mới và thay đổi kiến trúc.

    Intel hiện đang phát triển giải pháp Bumpless Build-Up Layer (BBUL) kết hợp với kiến trúc cấp nguồn On-Package Integrated Voltage Regulation (OPVR) để giải quyết vấn đề trên (xem thêm bài “BBUL – Công nghệ đóng đế CPU của Intel” trong PCW A số tháng 11/2001). Khác với công nghệ Flip-Chip (dùng quả bi dẫn điện nhỏ để nối liền vi mạch silicon (nhân) với lớp đế vỏ), công nghệ BBUL nhúng nhân vào luôn lớp đế và dùng đồng để tạo mối nối kết nội từ nhân ra mạng lưới chân giao tiếp của vỏ. Công nghệ BBUL cho phép tạo ra chip nhỏ, nhẹ, tiết kiệm điện năng, tăng tốc độ và ghép chồng nhiều lớp vi mạch trong một chip.

    Công nghệ BGA (Ball Grid Array) đang được phát triển để thay thế cho công nghệ đóng gói TSOP (Thin Small Outline Package) trước đây. Công nghệ TinyBGA mà Kingmax vừa giới thiệu có khả năng thu nhỏ 50% kích thước chip nhớ DDR so với TSOP. Với công nghệ BGA, chân cắm của vỏ chip được thay thế bằng dãy bi chì nhỏ nên đế cắm có cấu trúc khá đặc biệt.

     

    Hợp lực phát triển

    Nhằm tập trung trí tuệ và tài nguyên cho công cuộc nghiên cứu tìm kiếm giải pháp phá vỡ những giới hạn trước mắt của công nghệ vi mạch bán dẫn, các tên tuổi lớn đã cùng hợp sức dưới mái nhà Sematech, thành lập theo chỉ đạo của chính phủ Mỹ để các công ty cùng chia sẻ kinh nghiệm và tăng cường sức mạnh cho ngành công nghiệp bán dẫn của Mỹ. Sematech (SEmiconductor MAnufacturing TECHnology) được chính thức thành lập năm 1987 với 14 thành viên. Hiện tại, Sematech qui tụ được AMD, Agere Systems, Hewlett-Packard, Infineon Technologies, IBM, Intel, Motorola, Philips, TSMC, Texas Instruments.

    Không chỉ thiết kế chương trình phát triển công nghệ sản xuất, Sematech còn là diễn đàn đưa ra chuẩn công nghiệp chung, thắt chặt mối quan hệ giữa nhà sản xuất với nhà cung cấp, hỗ trợ đào tạo, quan tâm đến vấn đề sức khỏe và môi trường sản xuất.

     

    Bảo vệ môi trường

    Chì (Pb) là chất rất hại đến sức khỏe và môi trường nhưng lại đang hiện hữu trong khoảng 90% thiết bị điện tử. Vì thế, Intel đề xuất phong trào cải tiến qui trình nhằm giảm thiểu hàm lượng chì trong sản phẩm. Hiện tại, sản phẩm Intel chỉ dùng dưới 1% tổng lượng Pb toàn hệ thống máy tính. Cụ thể với sản phẩm Intel, lượng chì trong bộ xử lý máy tính chỉ khoảng 0,2g, bo mạch chủ chứa 2-3g; tương đương mức chì trong móc chìa khóa điện tử. Từ năm 2001, Intel dùng bi thiếc/bạc/đồng để thay thế cho bi thiếc/chì trong công nghệ đóng gói BGA. Quá trình nghiên cứu đưa ra qui trình chế tạo bộ vi xử lý không chì đang tiến triển nhưng cần phải có thêm thời gian thì mới có thể hoàn thiện và tiêu tốn trên 10 tỷ USD.

     

    Hy vọng

    “Cái khó ló cái khôn” là câu nói hoàn toàn đúng! Mỗi lần đối diện với bức tường giới hạn, ngành vi mạch bán dẫn lại thực hiện thành công nhiều bước nhảy đột phá và đã đưa ngành công nghiệp “đãi cát thành vàng” này chuyển từ thế hệ micron sang thế hệ nano. Hy vọng với những nỗ lực của giới nghiên cứu công nghệ vi mạch bán dẫn, loài người sẽ lại tiếp tục phá vỡ những giới hạn vật lý đang xuất hiện hiện nay.

    Duy Khánh

    Tổng hợp từ tài liệu của IBM Việt Nam, Intel Việt Nam và Internet.

    Tham khảo:

    www.intel.com; www.samsung.com

    www.sematech.com; www.amd.com

    Intel Technology Journal volume 6, issue 2 16/5/2002.

     

     

     

    ID: A0303_58