• Thứ Sáu, 12/03/2004 09:42 (GMT+7)

    Bộ nhớ Flash 2 trong 1 ô nhớ và hơn nữa

    Cùng với sự phát triển bùng nổ của máy ảnh số, máy ghi âm số, máy quay phim số, v.v... thuật ngữ bộ nhớ Flash bắt đầu được nhắc đến nhiều. Trước đây Flash thường được tích hợp trong những thiết bị di động như điện thoại, PDA, máy định vị toàn cầu, máy nghe nhạc,... nên ít được biết đến. Song trong thời đại bùng nổ thiết bị giải trí kỹ thuật số hiện nay, Flash không còn "ẩn mình" dưới dạng tích hợp mà đã "hóa thân" vào thẻ nhớ tháo lắp nhỏ gọn như

    Thật khó tin rằng công nghệ ngày nay đã có thể tích hợp thành công 2 ô nhớ Flash vào trong một. Mục tiêu kế tiếp? Tích hợp 4 trong 1!

    Cùng với sự phát triển bùng nổ của máy ảnh số, máy ghi âm số, máy quay phim số, v.v... thuật ngữ bộ nhớ Flash bắt đầu được nhắc đến nhiều. Trước đây Flash thường được tích hợp trong những thiết bị di động như điện thoại, PDA, máy định vị toàn cầu, máy nghe nhạc,... nên ít được biết đến. Song trong thời đại bùng nổ thiết bị giải trí kỹ thuật số hiện nay, Flash không còn 'ẩn mình' dưới dạng tích hợp mà đã 'hóa thân' vào thẻ nhớ tháo lắp nhỏ gọn như CompactFlash, Multimedia, Secure Digital, SmartMedia và bút nhớ USB. Trái ngược với bộ nhớ truy xuất ngẫu nhiên (RAM-Random Access Memory), bộ nhớ Flash có thể giữ nguyên dữ liệu mà không cần nguồn điện nuôi.

    Trong lĩnh vực Flash, Toshiba thật sự là một 'công thần' vì không chỉ giới thiệu được Flash NOR vào năm 1980 mà còn đưa ra được Flash NAND vào năm 1989. Kể từ thời điểm Toshiba phát minh bộ nhớ Flash, nhiều công nghệ bộ nhớ mới đã được đưa ra nhằm tăng độ an toàn, tin cậy và dung lượng chip nhớ Flash. Riêng với mục tiêu tăng dung lượng, giới khoa học tập trung nâng mật độ bit dữ liệu chứa trong chip nhớ. Vì điều này cho phép nâng dung lượng mà vẫn giữ được ưu thế nhỏ gọn của thiết bị nhớ Flash. Nổi lên trong hướng nghiên cứu này là 3 phương pháp: chồng đế (die-stacking), ô nhớ đa mức (MLC - multi-level cell) và MirrorBit.

    Công nghệ chồng đế

    Nhiều nhà sản xuất vi mạch đang sử dụng kỹ thuật chồng đế để nhân đôi dung lượng chip nhớ. Sau khi qua bước tạo nhân trên đĩa bán dẫn (wafer), nhà sản xuất sẽ ghép và hàn nối các nhân lại với nhau. Bằng cách này, nhà sản xuất có thể tạo ra chip nhớ Flash 256 megabit (Mb) từ hai nhân 128Mb.

    Chi phí sản xuất bằng kỹ thuật chồng đế thấp hơn so với kỹ thuật đơn đế thông thường. Rõ ràng, chồng 2 chip 1Gb với nhau rẻ hơn sản xuất sản lượng nhỏ chip 2Gb.
    Kỹ thuật chồng đế trong sản xuất bộ nhớ Flash cũng tương tự kỹ thuật chồng đế áp dụng trong bộ nhớ DRAM dành cho dòng máy chủ cao cấp.

    Công nghệ ô nhớ đa mức

    Ô nhớ flash thông thường chỉ thể hiện được bit dữ liệu với hai trạng thái: 0 hoặc 1. Với công nghệ ô nhớ đa mức, mỗi ô có thể lưu giữ từ 3 trạng thái trở lên.

    Với phương pháp này, ô nhớ được phân thành nhiều mức nạp điện tích chứ không chỉ có một trạng thái nạp đầy như ô nhớ Flash cơ bản. Vì điện áp ngưỡng phụ thuộc vào số lượng điện tử tích trong cổng động (floating gate) nên trạng thái của ô nhớ sẽ được xác định bằng lượng điện tử nạp vào cổng động (tham khảo 'Ô nhớ Flash: Cơ chế hoạt động'). Về mặt lý thuyết, để ô nhớ biểu diễn được được n bit nhị phân, nó phải được thiết kế đạt 2n trạng thái khác nhau. Ứng với mỗi trạng thái, transistor sẽ có một giá trị điện áp ngưỡng.

    Thiết kế sản phẩm khả thi đầu tiên do Intel đưa ra, Flash MLC 32Mb, từng nhận được giải thưởng tại hội thảo quốc tế Solid State Circuits năm 1995. Tuy nhiên, trong quá trình hiện thực công nghệ ô nhớ đa mức, 3 thách thức lớn đã xuất hiện.

        Nạp điện tử đúng vị trí: Quá trình lập trình ô nhớ đòi hỏi sự chính xác cao nên cần kiểm soát tốt từ cấp vật lý, nhất là yếu tố thời gian và điện áp nạp.
    o     Đo chính xác: Quá trình đọc dữ liệu trong công nghệ MLC thực chất là quá trình chuyển đổi giá trị từ dạng tương tự (analog) sang dạng số (digital) nên phép đọc giá trị điện áp ô nhớ rất cần chính xác. Nếu không, dữ liệu có thể sai lệch và gây lỗi thiết bị.
        Giữ ổn định trạng thái nạp: Mục tiêu đặt ra là phải đảm bảo tỷ lệ thất thoát điện tử trong cổng động không vượt quá 1 điện tử/ngày.

    Để giải quyết thách thức, Intel đã tiến hành thí nghiệm với 200 tỷ ô nhớ bằng cách nạp 100 điện tử vào mỗi ô nhớ và đặt trong môi trường đặc biệt. Họ đã giả lập được quá trình phản ứng dài tương đương 50 năm trong khi thí nghiệm thực tế chỉ diễn ra trong 3 năm (từ 1994 đến 1997).

    Vào tháng 9/1997, dựa trên những kết quả thí nghiệm thu được, Intel nhanh chóng cải tiến công nghệ và giới thiệu bộ nhớ StrataFlash 64Mb. Hiện tại, StrataFlash đạt mức dung lượng 1Gb.

    Cuối năm 2002 vừa qua, công nghệ ô nhớ đa mức cũng đã được áp dụng thành công cho bộ nhớ Flash NAND. Trong lĩnh vực chip nhớ Flash NAND, Samsung đang dẫn dầu với thế hệ chip 4Gb. Ngoài ra, công ty còn sử dụng công nghệ chồng đế để tạo ra chip 8Gb.

    Công nghệ mirrorbit


     

    Công nghệ Mirrobit được AMD đưa ra vào năm 2001 với công nghệ xử lý và thiết kế mới cơ bản nhằm nâng gấp đôi mật độ lưu trữ. Trong công nghệ MirrorBit, transistor là thành phần thay đổi toàn diện nhất.
    Không dùng transistor bất đối xứng với cực dẫn và cực nguồn khác nhau, MirrorBit chế tạo cực nguồn và dẫn hoàn toàn giống nhau. Cổng động (hoặc phần tử lưu) được đặt ở hai bên cạnh của ô nhớ. Và ô nhớ được thiết kế với khả năng cho phép nạp từng cạnh độc lập. Nhờ vậy, tác vụ đọc, lập trình và xóa được thực hiện với tốc độ và mức năng lượng như nhau mà không cần phân biệt bit trái hay bit phải trong ô nhớ. Trạng thái mỗi bit là ổn định nên ô nhớ được xem là tương đương như 2 ô nhớ độc lập. Nhờ vậy, mật độ bit được nhân lên gấp đôi mà mức hiệu năng và độ tin cậy vẫn ổn định.

    Kiến trúc MirrorBit cho phép một ô nhớ chứa được hai transistor ảo. Mỗi transistor đều có thể đọc và lập trình độc lập với mức điện năng như nhau. Điện áp ngưỡng của thiết bị cũng lớn bằng công nghệ Flash đơn bit phổ biến hiện nay. Vì thế, hiệu năng và độ tin cậy của thiết bị hoàn toàn tương đương bộ nhớ Flash NOR đơn bit thông dụng hiện nay.

    Nhằm tiết kiệm chi phí tích hợp, dòng sản phẩm MirrorBit của AMD vẫn được đóng gói giống như dòng chip nhớ 3V (họ điện áp thấp) chuẩn; cả kiểu dáng lẫn sơ đồ chân. Tính hiệu quả về chi phí được thể hiện rõ trong thực tế, công nghệ MirrorBit thế hệ 2 trên qui trình 110nm và 130nm đạt hiệu năng tương đương kiến trúc MLC 90nm và cổng động 65nm.

    Như vậy hiện tại, các nhà sản xuất đã đạt đến trình độ tích hợp 2 ô nhớ vào làm một nhưng đấy vẫn chưa phải là đích dừng cuối cùng. Với nhu cầu dung lượng ngày càng tăng của 'thượng đế' và tham vọng chế tạo bộ nhớ Flash thay thế đĩa cứng, ngành công nghiệp vẫn đang nhắm đến mục tiêu tích hợp 4 (hoặc nhiều hơn nữa) ô nhớ Flash vào trong một. Trên đường chạy này, công nghệ chồng đế và ô nhớ đa mức có vẻ triển vọng hơn MirrorBit. 


    Cơ chế hoạt động


     

    Thông thường ô nhớ Flash dùng loại Transistor Mos (metal oxide semiconductor) vốn phổ biến trong công nghiệp bán dẫn.

    Transistor này gồm một lớp oxide mỏng chất lượng cao kẹp giữa một cổng polysilicon và đế silicon bán dẫn. Lớp đế bên dưới cổng được chế tạo với đặc tính thiếu điện tử (dạng P) còn cực nguồn và dẫn thì mang đặc tính dư điện tử (dạng N).

    Ô nhớ cổng động tương tự transistor MOS nhưng có thêm một cổng polysilicon gọi là cổng động (floating gate) nằm giữa cổng điều khiển và đế silicon. Chất liệu cách điện (như dioxide silicon) được dùng để phủ quanh cổng động. Và đây cũng chính là nơi thiết bị nhớ Flash lưu dữ liệu.

    Ở trạng thái bình thường, giữa cực dẫn và cực nguồn không xuất hiện dòng điện. Nhưng khi đặt điện áp dương vào cổng và cực dẫn thì giữa cực dẫn và cực nguồn bắt đầu hình thành dòng điện. Khi tăng điện áp trên cổng đến điện áp ngưỡng (Vt) thì dòng điện tử sẽ di chuyển từ cực nguồn sang cực dẫn. Lúc này, cường độ dòng điện tăng tỷ lệ thuận với điện áp đặt trên cổng điều khiển.

    Điểm đặc biệt của ô nhớ Flash là điện áp ngưỡng của transistor tăng tỷ lệ với lượng điện tích nạp trong cổng nổi. Nhờ vậy, trạng thái của ô có thể được xác định dựa trên sự thay đổi điện áp ngưỡng.

    Ô nhớ đơn bit chỉ có hai trạng thái là lập trình và xóa. Tương ứng, mỗi ô nhớ Flash có 2 giá trị điện áp ngưỡng là Vtp và Vte. Điện áp đọc được chọn trong khoảng giá trị đi từ Vte đến Vtp. Nếu thấy xuất hiện dòng điện tại điện áp đọc, trạng thái ô nhớ được xác định là xóa. Ngược lại là trạng thái lập trình.

    Duy Khánh

    ID: A0402_69