• Thứ Năm, 17/07/2014 08:33 (GMT+7)

    14nm, 7nm, 5nm: Chip có thể nhỏ tới đâu?

    Linh THúc
    Sản xuất chip bán dẫn hiện nay chủ yếu dựa trên công nghệ CMOS với xu hướng thu nhỏ kích thước. Vấn đề đặt ra là nhỏ tới mức nào? Câu trả lời tuỳ vào nhà kinh tế học hay kĩ sư điện toán.

    Chỉ cần quan tâm tới thị trường bán dẫn trong thời gian gần đây, bạn sẽ thấy những tranh cãi về tính khả thi đối với các dự án chip bán dẫn thế hệ mới liên tục nổ ra. Thậm chí, ngay trong khi nhiều chuyên gia cho rằng silicon đang vươn dần tới giới hạn 14nm, số khác lại lạc quan tin vào tính khả thi của công nghệ cũng như những ngưỡng mới tới 5nm và hơn thế nữa. Dù vậy, bất kể những nhận định có mơ hồ tới đâu, một thực tế không thể phủ nhận là sự hiện diện của các công nghệ mới, khả năng sản xuất mới cùng những cải tiến đáng giá trong thiết kế bán dẫn đã liên tục mở ra những hướng đi mới, gạt bỏ rào cản và tiếp tục khiến những câu chuyện về tương lai của công nghiệp bán dẫn trở nên sôi nổi hơn bao giờ hết. Tuy nhiên, liệu có phải rào cản của sự phát triển chỉ là vấn đề kĩ thuật?

    Điều thú vị nằm ở chỗ khi đưa ra câu hỏi về khả năng vươn tới ngưỡng dưới 10nm của quy trình sản xuất bán dẫn cho một nhà kinh tế và một kĩ sư, bạn sẽ nhận được hai câu trả lời hoàn toàn khác nhau. Sự khác biệt trong góc nhìn của họ cũng là yếu tố thường gây nhiều tranh cãi. Trong khi một số cho rằng chúng ta luôn có thể tìm ra phương pháp sản xuất những dòng chip xử lý tốt hơn thì những ý kiến về chi phí phục vụ nghiên cứu và phát triển để có thể đạt tới mục tiêu này sẽ là áp lực rất lớn – thậm chí có thể trở thành rào cản chính.

    Các hướng tiếp cận trong thiết kế bán dẫn hiện đạiCùng với việc thu nhỏ lõi xử lý, việc thu nhỏ các thành phần liên quan cũng không kém phần quan trọng.
    Kiến trúc đơn vị bán dẫn với cổng bao bọc kín (Gate-all-around): Trong thiết kế bán dẫn này, kênh bán dẫn được cấu thành từ một mạng lưới các sợi nano đặt theo chiều dọc. Cổng bán dẫn sẽ bọc kín toàn bộ dây này để nâng cao khả năng điều khiển dòng điện. Trong khi đó, nguồn đến và đi dựa trên vật liệu Platinum sẽ được đặt ở trên và dưới của các dây nano.

     

    Chi phí thu nhỏ bán dẫn: ngày càng đắt đỏ

    Theo Semiengineering, ngành công nghiệp bán dẫn hiện đang xem xét số lượng lớn các công nghệ cho phép họ tiếp cận quy trình sản xuất dưới 10nm. Trong số này, nổi bật lên là các công nghệ như gate-all-around FETs (còn mang tên gọi khác là vi sợi - nanowires), Quantum well FETs, và Silicon-on-insulator FinFETs. Trong đó, Quantum well FETs vẫn là điều không chắc chắn thì SOI FinFETs tiếp tục là hướng tiếp cận chẳng mấy ai mặn mà (ngoại trừ một số nhà sản xuất Hàn Quốc). Điều đó cho thấy Gate-all-around FETs sẽ là giải pháp mà nhiều nhà sản xuất lớn sử dụng để tiến tới ngưỡng 7nm với vật liệu Germanium trở thành lựa chọn cho kênh dẫn – dĩ hiên là nếu những khó khăn trong việc sử dụng vật liệu này cho kênh n (n-channel) có thể được khắc phục. Hiện tại Germanium vẫn là vật liệu lý tưởng cho kênh dương (p-channel) nhưng việc sử dụng nó cho kênh n vẫn gặp nhiều khó khăn.

    Trong khi đó, các bán dẫn III-V – thứ vốn được cho sẽ có mặt khi quy trình sản xuất chạm mốc 10nm giờ đây đã được lùi lại tới 7nm hoặc 5nm do những khó khăn gặp phải trong quá trình sản xuất. Như thế, EUV (Extreme ultraviolet lithography)  vẫn là một thách thức cố hữu và dù cho các nhà sản xuất khẳng định họ sẽ giải quyết những rắc rối về năng lượng, tình hình thực tế lại chưa mấy khả quan. Hiện tại, quy trình Gate-all-around đang rất được ưa chuộng bởi các nhà sản xuất (như Intel) để cải thiện hiệu năng các diot bán dẫn nhưng bản thân họ vẫn vấp phải nhiều vấn đề liên quan tới tính ổn định và thách thức về chiều không gian. Trong khi đó, những vẫn liệu như lá graphit hay vi ống carbon sẽ chưa thể có mặt một sớm một chiều. Nhiều ý kiến phân tích cho rằng chúng chỉ xuất hiện trong các sản phẩm logic CMOS phức tạp hơn trong ít nhất là một thập kỉ nữa.

    Khả năng thu nhỏ bộ nhớ SRAM

    Bên cạnh các diot bán dẫn, những chip nhớ của các loại bộ đệm chậm chạp có thể được cải thiện ở ngưỡng 28nm nhưng với tốc độ nhanh hơn, sự cải thiện lại không lớn – kể cả với quy trình sản xuất hiện tại. Điều này ngay lập tức dẫn chúng ta về với những bàn luận từ góc độ kinh tế - điều gây nhiều tranh cãi. Câu hỏi đặt ra ở đây không phải là liệu chúng ta có thể tiếp tục sản xuất các nút với quy trình nhỏ hơn (nút ở đây nên được hiểu là một tổ hợp các công nghệ đem lại một sự cải thiện nhất định trên đơn vị sản phẩm hơn là kích thước đo đạc của chiều dài cổng (gate-length) hay khoảng cách giữa hai cá thể bán dẫn tương đồng trong một lớp (half-pitch). Vấn đề là liệu điều kiện kinh tế cũng như những tính toán về lợi nhuận có cho phép làm điều đó hay không. Một tế bào nhớ SRAM chỉ nhỏ hơn khoảng 10% cho mỗi lần thu nhỏ quy trình sản xuất – không phải là một tỉ lệ tốt cho lắm. Trong khi đó, các thành phần khác của bộ nhớ như cổng truy xuất, đế tiếp xúc… hầu như không nhỏ đi chút nào.

    Khả năng thu nhỏ tổng thể toàn cấu trúc

    Thực tế, mục tiêu thu nhỏ cấu trúc tổng thể sẽ là thứ tiềm ẩn nhiều rắc rối cho các nhà sản xuất về lâu dài. Với những ai đang cố gắng thu nhỏ thiết kế của các nút, việc chi phí /nút tăng lên liên tục thay vì giảm đi sẽ gây áp lực rất lớn đối với các đội ngũ thiết kế. Chính vì điều này, một số công ty như Qualcomm đã bắt đầu tìm kiếm những phương án khác hơn – điển hình là kiến trúc đế 3 chiều đơn mảnh thay vì tích hợp trên một mặt phẳng theo cách truyền thống. Hướng đi này cũng sẽ khiến công nghệ silicon lượng tử có vai trò quan trọng hơn trong tương lai nhờ khả năng cắt giảm năng lượng tiêu thụ và trì hoãn việc gửi tín hiệu trên các đường dẫn. Tuy nhiên, vào lúc này, Qualcomm vẫn tạm thời trung thành với những giải pháp và công nghệ “thông thường”. Theo họ, một IC với thiết kế 3 chiều đơn mảnh có thể tiết kiệm điện hơn 30%, tăng hiệu năng 40% và giảm chi phí từ 5-10% mà không cần phải thay đổi sang một nút (với quy trình sản xuất) mới hoàn toàn.

    Các nút bán dẫn – liệu có quá quan trọng?

    Hiện tại, những dấu hiệu cho thấy hồi kết của mô hình thu nhỏ CMOS trên mặt phẳng theo cách truyền thống đã xuất hiện. Trong năm 2012, TSMC đã cho xuất xưởng các mẫu chip với quy trình sản xuất 28nm. Vào cuối 2014, sản phẩm 20nm của họ cũng sẽ ra đời. Tuy nhiên khi đặt chúng cạnh nhau, sự cải thiện của các chip 20nm lại không quá lớn so với 28nm. Theo lộ trình đề ra, 2016 sẽ là thời điểm lên ngôi của quy trình 16nm – thứ được hứa hẹn sẽ là cải thiện đáng kể so với 28nm. Dĩ nhiên, các công ty sản xuất chip bán dẫn đã rất cố gắng duy trì khoảng cách 2 năm /lần thay đổi nhằm đảm bảo hiệu quả tiếp thị nhưng thực tế quãng thời gian này đang dần chuyển thành 3 năm. Ngay cả Intel – đại gia hàng đầu trong ngành – cũng đang vấp phải nhiều vấn đề. Họ đã mất 27 tháng để chuyển từ 32nm xuống 22nm và gần 32 tháng để chuyển từ 22nm xuống 14nm đối với thế hệ Broadwell mới nhất – dĩ nhiên là nếu  chúng ra mắt đúng với lịch định sẵn. Bản thân hãng cũng đã bắt đầu đưa ra những khái niệm đầu tiên về công nghệ sản xuất chip thương mại 10nm – thứ dự kiến sẽ hiện diện vào 2015. 

    Như thế, trên thị trường thương mại, các đơn vị tiếp thị tại mỗi công ty sản xuất bán dẫn như AMD, Intel, Qualcomm, Mediatek… sẽ tiếp tục quảng bá về quy trình sản xuất nhỏ và hiệu quả hơn – điều mà khách hàng vẫn đang mong chờ. Tuy nhiên, tính hiệu quả của những thay đổi theo hướng này đang dần mất đi. Bù lại, hầu hết các hãng đều đã và đang tìm cách thử nghiệm nhưng thiết kế và tính năng mới nhằm giảm chi phí phát triển – vốn sẽ là khổng lồ nếu họ cứ duy trì phương pháp cũ. Việc kinh doanh bán dẫn đã trở nên cực kì đắt đỏ cho những hãng như Intel, vốn liên tục phải trả các chi phí khổng lồ để phát triển thế hệ silicon tiếp theo. Tuy nhiên, câu hỏi đặt ra ở đây là: “bao nhiêu gọi là đắt?”. Số liệu từ nhà sản xuất bán dẫn chuyên nghiệp Globalfoundries cho thấy để có thể sản xuất được dòng chip mới mang tên mã New York, Intel đã phải chi khoảng 6 tỷ USD. Nếu bổ sung cả bộ phận nghiên cứ phát triển, con số này tăng lên 8 tỷ USD. Lý do duy nhất cho việc tiếp tục đầu tư theo hướng này chỉ là bởi Intel – cũng như các nhà sản xuất bán dẫn - tin rằng có thể thu về nhiều hơn thế trong những năm tiếp theo. Tuy vậy, ngày càng có nhiều nghi ngại về khoản lợi nhuận tiềm năng này. Bên cạnh đó, việc có thể đưa ra những cải tiến thực sự đáng kể vẫn là điều chưa rõ ràng. Từ những yếu tố này, việc đầu tư có thể trở nên bất khả thi – điều khiến cho xu hướng thay đổi thiết kế nền tảng càng cấp thiết hơn. Một điển hình là việc Qualcomm liên tục đề cập tới các đế silicon 3 chiều đơn mảnh trong khi các giải pháp khác cho phép cắt giảm kích thước tổng thể của đế silicon nói chung hoặc giảm số lượng diot bán dẫn mà không cần thu nhỏ các nút là điều ngày càng được đề cập nhiều hơn.

    Câu chuyện của tương lai

    Như thế, nếu nhìn ở góc độ kĩ thuật, việc các nhà sản xuất có thể vươn tới ngưỡng 7nm hay thậm chí 5nm là khá khả thi bởi đó là mục tiêu hàng đầu của họ. Tuy nhiên, liệu điều này có yêu cầu một sự thay đổi lớn trong kĩ thuật khắc mạch của ngành công nghiệp bán dẫn hay không lại là câu chuyện khác. Rất có thể trong thời gian tới, thay vì tập trung cải thiện công nghệ khắc mạch bán dẫn, các nhà sản xuất sẽ đầu tư mạnh tay hơn vào việc cải tiến thiết kế và tìm kiếm vật liệu ưu việt hơn. Theo hướng này, TSMC có thể sẽ chỉ tuyên bố sẵn sàng cho việc sản xuất chip 7nm một khi họ có thể cung cấp vật liệu III-V và đế chồng 3 chiều với kĩ thuật xuyên silicon (TSV) thay vì cố gắng phá vỡ các rào cản vật lý theo cách từ trước tới nay.



    PC World VN, 04/2014

    ID: A1404_46