Mỗi chip Cell chứa một lõi BXL PowerPC và 8 BXL vector chuyên dụng (theo cách gọi của IBM là SPE - synergistic processor elements). Mỗi SPE có 256KB bộ nhớ cache L1 cho mã (code) và dữ liệu, giao tiếp với bộ nhớ chính với tốc độ lên tới 25GB/giây. Các SPE cũng có thể giao tiếp với lõi PowerPC hoặc với nhau thông qua bus 200GB/giây.
Một chuyên gia của viện Fraunhofer (Đức) nhận xét, mỗi SPE còn mạnh hơn một BXL Power cho tính toán dấu chấm động và số nguyên 32-bit.
Các SPE sử dụng một tập lệnh hoàn toàn mới, không giống tập lệnh của lõi PowerPC chính, do đó phải có một trình biên dịch (compiler) khác tạo ra mã cho các SPE.
Để lập trình với BXL Cell, người lập trình cần hiểu rõ kiến trúc cũng như phải hết sức cẩn trọng để khai thác hết hiệu năng của Cell.
IBM dự định tung ra các máy chủ phiến mỏng gắn BXL Cell trong quý III/2006. Công ty chưa tiết lộ giá bán các máy chủ này.
IDG News Service, 13/3/2006