• Thứ Hai, 23/04/2007 09:50 (GMT+7)

    Intel có kế hoạch đưa ra CPU x86 đa lõi

    Tại triển lãm IDF (Intel Developer Forum), Intel thông báo về CPU x86 lập trình được với đa lõi “Larabee”, được thiết kế cho điện toán hiệu năng cao.

    Hôm 17/4/2007 tại triển lãm IDF ở Bắc Kinh (Trung Quốc) một quan chức của Intel Corp. cho biết, công ty đang phát triển một bộ xử lí (BXL) lập trình được với nhiều lõi, tương thích với tập lệnh x86, có khả năng thực hiện 1 nghìn tỉ phép tính dấu chấm động/giây (terafflop).

    Chip này (có tên là Larabee) sẽ có một mảng các lõi BXL trong một kiến trúc song song và sẽ được trình diễn trong năm 2008. Theo phó chủ tịch kiêm tổng giám đốc Nhóm Doanh Nghiệp Số (Digital Enterprise Group) Pat Gelsinger của Intel cho biết, chip sẽ có thông lượng cao, kiến trúc máy song song và một số thứ nữa.

    Larabee được giới thiệu sau khi Intel giới thiệu chip Terascale có 80 lõi BXL, có khả năng thực hiện 2 teraflop. Dù đạt thành tựu ấn tượng như vậy, chip Terascale lại không tương thích với tập lệnh x86 (được tất cả các BXL của Intel sử dụng) nên nó sẽ không có tương lai trở thành sản phẩm thương mại nếu Terascale vẫn giữ nguyên như hiện nay.

    Đây chính là cái đích của Larabee. Khi được tung ra, chip sẽ được nhắm cho các ứng dụng điện toán hiệu năng cao như nghiên cứu khoa học, các dịch vụ tài chính. Ông Gelsinger cho biết, Intel sẽ không thể giới thiệu Larabee trước năm 2008.

    Trong bài diễn văn của mình ông Gelsinger cũng thông báo về Tolapai - chip phối hợp lõi BXL x86 tích hợp với một chipset và bộ đồng xử lí mã hóa. Tolapai  sẽ có thông lượng nhanh hơn, tiêu thụ ít năng lượng hơn, chiếm ít không gian hơn, sẽ được giới thiệu vào cuối năm 2007.

    Bạch Nam Anh
    Theo IDG News Service, 17/4/2007

    ID: O0704_1