• Thứ Ba, 28/08/2007 10:33 (GMT+7)

    Kiến trúc xếp lợp: Xu hướng tiếp theo của chip đa lõi

    Các nhà sản xuất chip tin rằng, bộ xử lí đa lõi (uniprocessor) cuối cùng sẽ đạt đến giới hạn.

    Biết rằng sẽ có giới hạn cho số lượng lõi có thể đặt lên một chip, các nhà thiết kế bộ xử lí (BXL) đang “để mắt” tới kiến trúc xếp lợp (tiled) cho thế hệ tiếp theo của thiết kế chip.

    Chương trình nghị sự của hội nghị Hot Chips hàng năm lần thứ 19 tổ chức vào cuối tháng 8/2007 tại Đại Học Stanford ở Palo Alto, California (Mỹ) gồm rất nhiều buổi trình diễn tính toán song song sử dụng thiết kế xếp lợp (hay lưới) của nhiều công ty chip khác nhau.  Hot Chips 19 thu hút được khoảng 600 học giả, nhà nghiên cứu công nghệ, kĩ sư của các công ty chip đã kết thúc hôm 21/8/2007.

    Trong kiến trúc xếp lợp , mỗi lõi BXL và một bộ định tuyến (router) được gối đầu lên nhau và xếp thành nhiều hàng, giống như mái ngói. Các lệnh nhảy từ “viên ngói” này sang “viên ngói” khác dọc theo tuyến dường của mình, qua lại chip. Các lệnh khác nhau có thể chạy đồng thời với nhau mà không phải đợi lệnh khác. Tính toán song song sử dụng ít năng lượng hơn các chip đa lõi ngày nay.

    Thiết kế mới sẽ giảm điện năng rò rỉ đi từ 2-5 lần so với các thiết kế hiện có, giảm năng lượng tiêu thụ trong router của mỗi lõi đi 7 lần.

    Intel đã giới thiệu BXL 80 lõi làm thành “mái ngói” với 8 hàng ngang, 10 hàng dọc. Tại Hot Chips, công ty mới thành lập Tilera giới thiệu BXL 64 lõi với 8 hàng ngang, 8 hàng dọc. Hai công ty NVIDIA, Advanced Micro Devices cũng mô tả các BXL tính toán song song của mình.

    Bạch Nam Anh
    Theo IDG News Service, 21/8/2007

    ID: O0708_1